#define AN_CN_MAP \
  /*   AN pin   ,    CN pin    */ \
  /* -----------, ------------ */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA0 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA1 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA2 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA3 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA4 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA5 => ANxx, CNxx */ \
  {           22,           22 },  /*  RA6 => AN22, CN22 */ \
  {           23,           23 },  /*  RA7 => AN23, CN23 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA8 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA9 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RA10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RA11 => ANxx, CNxx */ \
  {           20, UNDEF_CN_PIN },  /* RA12 => AN20, CNxx */ \
  {           21, UNDEF_CN_PIN },  /* RA13 => AN21, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RA14 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RA15 => ANxx, CNxx */ \
  {            0,            2 },  /*  RB0 =>  AN0,  CN2 */ \
  {            1,            3 },  /*  RB1 =>  AN1,  CN3 */ \
  {            2,            4 },  /*  RB2 =>  AN2,  CN4 */ \
  {            3,            5 },  /*  RB3 =>  AN3,  CN5 */ \
  {            4,            6 },  /*  RB4 =>  AN4,  CN6 */ \
  {            5,            7 },  /*  RB5 =>  AN5,  CN7 */ \
  {            6, UNDEF_CN_PIN },  /*  RB6 =>  AN6, CNxx */ \
  {            7, UNDEF_CN_PIN },  /*  RB7 =>  AN7, CNxx */ \
  {            8, UNDEF_CN_PIN },  /*  RB8 =>  AN8, CNxx */ \
  {            9, UNDEF_CN_PIN },  /*  RB9 =>  AN9, CNxx */ \
  {           10, UNDEF_CN_PIN },  /* RB10 => AN10, CNxx */ \
  {           11, UNDEF_CN_PIN },  /* RB11 => AN11, CNxx */ \
  {           12, UNDEF_CN_PIN },  /* RB12 => AN12, CNxx */ \
  {           13, UNDEF_CN_PIN },  /* RB13 => AN13, CNxx */ \
  {           14, UNDEF_CN_PIN },  /* RB14 => AN14, CNxx */ \
  {           15,           12 },  /* RB15 => AN15, CN12 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC0 => ANxx, CNxx */ \
  {           16, UNDEF_CN_PIN },  /*  RC1 => AN16, CNxx */ \
  {           17, UNDEF_CN_PIN },  /*  RC2 => AN17, CNxx */ \
  {           18, UNDEF_CN_PIN },  /*  RC3 => AN18, CNxx */ \
  {           19, UNDEF_CN_PIN },  /*  RC4 => AN19, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC5 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC6 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC7 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC8 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC9 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RC10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RC11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RC12 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,            1 },  /* RC13 => ANxx,  CN1 */ \
  { UNDEF_AN_PIN,            0 },  /* RC14 => ANxx,  CN0 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RC15 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RD0 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RD1 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RD2 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RD3 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           13 },  /*  RD4 => ANxx, CN13 */ \
  { UNDEF_AN_PIN,           14 },  /*  RD5 => ANxx, CN14 */ \
  { UNDEF_AN_PIN,           15 },  /*  RD6 => ANxx, CN15 */ \
  { UNDEF_AN_PIN,           16 },  /*  RD7 => ANxx, CN16 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RD8 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RD9 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RD10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RD11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RD12 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           19 },  /* RD13 => ANxx, CN19 */ \
  { UNDEF_AN_PIN,           20 },  /* RD14 => ANxx, CN20 */ \
  { UNDEF_AN_PIN,           21 },  /* RD15 => ANxx, CN21 */ \
  {           24, UNDEF_CN_PIN },  /*  RE0 => AN24, CNxx */ \
  {           25, UNDEF_CN_PIN },  /*  RE1 => AN25, CNxx */ \
  {           26, UNDEF_CN_PIN },  /*  RE2 => AN26, CNxx */ \
  {           27, UNDEF_CN_PIN },  /*  RE3 => AN27, CNxx */ \
  {           28, UNDEF_CN_PIN },  /*  RE4 => AN28, CNxx */ \
  {           29, UNDEF_CN_PIN },  /*  RE5 => AN29, CNxx */ \
  {           30, UNDEF_CN_PIN },  /*  RE6 => AN30, CNxx */ \
  {           31, UNDEF_CN_PIN },  /*  RE7 => AN31, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RE8 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RE9 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE12 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE13 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE14 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE15 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF0 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF1 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF2 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF3 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           17 },  /*  RF4 => ANxx, CN17 */ \
  { UNDEF_AN_PIN,           18 },  /*  RF5 => ANxx, CN18 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF6 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF7 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF8 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF9 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF12 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF13 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF14 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF15 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG0 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG1 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG2 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG3 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG4 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG5 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,            8 },  /*  RG6 => ANxx,  CN8 */ \
  { UNDEF_AN_PIN,            9 },  /*  RG7 => ANxx,  CN9 */ \
  { UNDEF_AN_PIN,           10 },  /*  RG8 => ANxx, CN10 */ \
  { UNDEF_AN_PIN,           11 },  /*  RG9 => ANxx, CN11 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG12 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG13 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG14 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG15 => ANxx, CNxx */

#define _PIC24_PYDIGIO_DEFINED
